文 / 姜杰（微信公众号：高速先生）
所谓目标阻抗，即在满足负载最大瞬态电流需求、且电压变化不超过最大允许波动范围的情况下，电源分配网络（pdn）自身阻抗的最大值。简单来说，就是通过合理的电容配置，在尽量宽的频段内保持pdn的ac阻抗低于目标阻抗,从而使电源的ac噪声满足要求。
01
对于非理想电容的阻抗曲线，除了电容的容值，我们还需要关注两个参数：esr（等效寄生电阻）和esl（等效寄生电感）。esl加上安装电感，和电容及esr构成rlc串联电路，随着电感增大，电路谐振频率往低频偏移。另外，非理想电容的阻抗曲线在谐振点之后进入感性区，也就是说谐振频率往低频偏移的同时，电容的滤波效果变差。《电容的容值选择及fanout设计（上）》
02
随着电源电压降低、电流增大的发展趋势日益明显，目标阻抗值也越来越小。部分的低压core电源，设计目标阻抗不到10毫欧，设计难度不断增加。如何对pdn阻抗进行优化？请点击这里《电容的容值选择及fanout设计（下）》
03
电容的作用范围称为其滤波半径，低频电容的滤波半径大，所以布局的时候可以放的稍微远一些。单纯滤波作用的低频电容讲究均匀摆放，不要扎堆布局。而中高频电容的滤波半径较小，需要严格靠近用电芯片管脚放置，不能离得太远，要不然电容就“不起作用”了，那么，电容的滤波半径到底是怎么回事？《电容的布局布线 - “电源加磁珠”，想说爱你不容易（上）》
04
通过对滤波半径的分析，我们了解了“全局电容”与“局部电容”的区别。当电容呈现“全局特性”的时候，电容的位置其实没有想象中辣么重要。那是否就意味着电容的布局就可以随心所欲了呢？如果不是，为什么呢？没错，会影响安装电感。《电容的布局布线 - “电源加磁珠”，想说爱你不容易（中）》
05
电容在多层板设计中倾向于呈现“全局特性”，而对于屡见不鲜的“电源加磁珠”设计，究其根源，无外乎磁珠可以滤除高频噪声云云，可是，磁珠的滥用也会影响电容在全局范围起作用。同时电源种类太多，还会带来其他问题。《电容的布局布线 - “电源加磁珠”，想说爱你不容易（下）》
06
pdn阻抗仿真除了可以通过ac阻抗判断电源网络的交流噪声是否满足要求，对于有些保守的设计，还能帮你省下真金白银，真实的案例就在这里《降成本设计，刻不“容”缓》
————你可能错过的往期干货————
说好不哭，直到电流“烧”红了过孔……
电源专题之dcdc vs ldo
宝藏文，高速先生所有原创技术文章，戳戳戳！
回复数字获取往期文章。（向上滑阅览）
回复36→高速串行之s参数系列
回复35→高速串行之编码系列
回复34→高速串行之s参数-连接器系列
回复33→高速串行简史系列
回复32→电源系列（下）
回复31→电源系列（上）
回复30→ddr系列（下）
回复29→ddr系列（上）
回复28→层叠系列（下）
回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
回复25→拓扑和端接系列（上）
回复24→反射详解系列文章
回复23→阻抗系列（下）
回复22→阻抗系列（中）
回复21→阻抗系列（上）
回复20→绕线与时序
回复19→serdes与cdr系列
回复18→既等长，为何不等时系列
回复17→cadence等长处理&规则设置
回复16→ddr时序学习笔记系列
回复15→串行系列
回复14→ddr信号完整性仿真介绍系列
回复13→pcb设计技巧分享一二
回复12→高速设计三座大山
回复11→pcb设计十大误区-绕不完的等长系列
回复10→pcb设计十大误区三
回复09→ddrx系列
回复08→高速串行系列
回复07→设计先生之回流设计系列
回复06→略谈allegro pcb design 小技巧
回复05→pcb设计十大误区一二
回复04→微带线系列
回复03→抽丝剥茧系列
回复02→串扰探秘系列
回复01→案例分享系列

---